严格来说工程上不存在绝对无损的高速 PCB 传输线，导体、介质、过孔、不连续结构都会持续带来能量损耗，我们日常说的 “无损传输线”，是在目标带宽内把插入损耗、阻抗反射、信号畸变压到指标允许范围，满足眼图、误码率要求；它的核心思路分为两层，一层是理论无畸变传输条件，另一层是 PCB 选材、叠层、布线、工艺、仿真测试整套工程手段，尽可能压低介质损耗、导体损耗，消除阻抗不连续带来的反射损耗，让信号经过走线之后波形几乎不变形、能量衰减可控，适配 PCIe、DDR、SerDes 等高速接口。
一、传输线损耗来源对照表
| 损耗类型 | 产生原因 | 高频影响程度 | 优化方向 |
|---|---|---|---|
| 导体损耗 | 趋肤效应、铜箔表面粗糙度、铜本身电阻率 | GHz 以上明显上升 | 选用超低轮廓铜箔、合理线宽铜厚、缩短走线 |
| 介质损耗 | 板材 Df（损耗角正切），交变电场下介质分子摩擦发热 | 频率越高占比越大 | 低 Df 高速板材，减少走线长度 |
| 不连续反射损耗 | 线宽突变、跨分割、过孔残桩、焊盘瓶颈 | 极易造成信号反射、振铃 | 保持阻抗连续、背钻、配套回流地孔 |
| 串扰 & 辐射损耗 | 走线间距不足、参考平面不完整 | 同时影响信号质量和 EMI | 3W 规则、完整参考地、隔离布线 |
二、理论上无损 / 无畸变传输线的判定条件
理想无畸变传输线满足 L/R=C/G，衰减系数 α 不随频率变化，信号只发生固定时延、不会色散变形；但 PCB 铜导体有趋肤效应，R 随频率改变，这个理想条件在宽频高速数字信号里没法完全实现，工程只能退而求其次，做到低损耗 + 阻抗全程连续，也就是大家常说的近似无损传输线。
- 串联电阻 R 趋近 0：导体电导率极高、表面粗糙度为 0
- 并联漏电 G 趋近 0：介质 Df 无限接近 0，几乎不发热
- 单位长度 L、C 稳定不变：横截面几何结构全程一致，阻抗 Z0 恒定
- 无任何不连续结构：没有变线宽、过孔、分支、跨分割
三、工程实现近似无损传输线的五大步骤
步骤 1：板材与铜箔选型，从源头降低基础损耗
优先低 Df 高速板材，高频场景放弃普通 FR4；铜箔选择超低轮廓 HVLP、反转铜 RTF，降低粗糙度带来的额外损耗。
- 中高速（5Gbps 以内）：Megtron6、FR408HR
- 超高速（16Gbps、32Gbps 及以上）：Rogers、Isola、Megtron7/8
- 表面处理优先选 ENIG 沉金，避免 HASL 粗糙锡层增加损耗
- 板材参数 Dk、Df 必须拿板厂实测值，不能只用手册标称值
步骤 2：叠层设计，构建稳定受控阻抗结构
高速信号线优先做成带状线或者微带线，紧邻完整、无分割的 GND 参考平面，电源平面不适合直接做高速信号参考层。
- 叠层对称，减少板翘，保证介质厚度 H 均匀
- 用 Polar SI9000、SI8000 提前算阻抗，单端 50Ω、差分 100Ω 是主流标准
- 阻抗公差严格管控，PCIe5/6 这类高速链路建议 ±5% 以内，普通高速 ±10%
步骤 3：布线规则，消除阻抗不连续点
阻抗突变是反射损耗最大来源，就算损耗很低，反射也会把信号打坏，看起来像损耗严重。
- 走线全程线宽不变，禁止随意缩线、扩线；转角使用 45° 斜角或者圆弧，不使用 90° 直角
- 差分对保持等长、等距、紧耦合，不能不对称
- 严格禁止高速信号线跨参考平面分割槽；换层必须配套就近地回流孔
- 走线满足 3W 间距，降低串扰耦合损耗
- 在时序允许前提下，尽量缩短高速走线长度
步骤 4：过孔、焊盘、连接器等不连续结构专项优化
过孔残桩、大焊盘是超高速链路损耗和反射的重灾区。
- 高速串行信号优先激光盲埋孔，减少通孔残桩
- 长通孔必须背钻，消除无用 Stub 残桩
- 焊盘做反焊盘优化，减小电容突变
- 连接器选型要和链路阻抗匹配，连接器内部走线同样做阻抗管控
步骤 5：仿真、打样、TDR 实测闭环校验
- SI 仿真：HyperLynx、ADS 仿真插入损耗、回波损耗、眼图
- 板厂增加阻抗 Coupon 测试条
- 样品用 TDR 测阻抗连续性，VNA 测插入损耗
- 对比仿真和实测，修正板材 Dk、铜粗糙度参数，迭代优化
四、近似无损传输线的常见误区
❌ 误区 1：阻抗达标就等于无损传输线
阻抗连续只能消除反射，导体损耗、介质损耗依然存在，高频长线即使阻抗完美，眼图也会关闭。
❌ 误区 2：普通 FR4 板材可以做到高频无损
FR4 的 Df 偏高，25Gbps 以上长距离传输，介质损耗会快速吃掉信号幅度。
❌ 误区 3：铜越厚损耗一定越低
高频趋肤效应下，铜厚超过趋肤深度之后，继续加厚铜箔对降低损耗收益很小，成本反而上升。
✅ 正确认知：近似无损是指标权衡，不是绝对零损耗，只要在目标速率、目标长度下，插入损耗、回波损耗满足规格，误码率达标，就可以当作可用的低损耗传输线。
【相关 FAQ】
问题 1：高速 PCB 想要得到无损传输线，工程上能不能做到完全零损耗？
回答 1：高速 PCB 想要得到无损传输线，理论理想无损条件很难在 PCB 上实现，工程上只能实现近似无损传输线，也就是把导体损耗、介质损耗、反射损耗压低到规格允许范围，满足眼图和误码指标。
问题 2：高速 PCB 近似无损传输线，损耗主要来自哪两大部分？
回答 2：高速 PCB 近似无损传输线，损耗主要分为导体损耗和介质损耗，导体损耗由趋肤效应、铜箔粗糙度带来，介质损耗由板材 Df 损耗角正切决定，另外过孔、跨分割还会带来反射损耗。
问题 3：高速 PCB 做近似无损传输线，叠层和参考平面有什么要求？
回答 3：高速 PCB 做近似无损传输线，高速走线必须紧邻完整无分割的 GND 参考平面，优先带状线结构，叠层对称，介质厚度均匀，用阻抗计算工具匹配目标阻抗，避免阻抗突变引入反射。
问题 4：高速 PCB 近似无损传输线，铜箔该怎么选来降低损耗？
回答 4：高速 PCB 近似无损传输线，优先选用 HVLP 超低轮廓铜箔或者 RTF 反转铜箔，降低铜箔表面粗糙度，减少高频趋肤效应带来的额外导体损耗，是超高速链路常用手段。
【参考资料】
[2026-11-11]（高速 PCB 如何得到无损传输线）电子工程世界
[2026-06-26]（高速 PCB 信号完整性 (SI) 设计核心实操规范）维库电子市场网
[2026-05-25]（How to Reduce Insertion Loss in High-Speed PCB Design）JLCPCB
[2025-12-09]（学习笔记之传输线损耗）与非网
[2025-11-14]（高速电路实战 - 反射系数解析与精准控制策略）电子工程专辑
【免责声明】
本文内容基于高速信号完整性理论、PCB 厂商公开技术文档、行业仿真实践整理；高速 PCB 近似无损传输线的指标和方案和信号速率、链路长度、接口标准强相关，板材 Dk/Df、铜箔工艺、PCB 厂制程能力存在差异，正式投产前必须完成 SI 仿真 + TDR/VNA 实测验证，本文不直接作为量产设计依据。