C2000 做双轴伺服 FCL 快速电流环时，从 ADC 采样到 PWM 寄存器更新可以拆成固定 5 段时序，这套时序设计的核心目标就是把总延迟压到微秒级别，在同一个 PWM 载波周期内完成闭环计算，而不是等到下一个周期才生效，以此拉高电流环带宽、保住相位裕度，典型配置 10kHz 载波下双轴可以做到 5kHz 电流环带宽，单轴 F2837xS 甚至能做到 910ns 级的采样到更新延迟。传统电流环普遍是采样之后，计算结果放到下一拍 PWM 才生效，等于天然多一个载波周期的滞后，带宽很难做高；而 C2000 依靠 CLA、TMU 三角函数加速器、高速 SAR ADC、ePWM 子周期即时更新能力，把两轴的相电流采样、转换、读取、FOC 变换、PI 调节、占空比计算、PWM 写入挤在很短的消隐窗口里面，两轴交错采样，避免 ADC 资源争抢。在调试的时候，一般用 SFRA 软件频率响应分析仪实测带宽和相位裕度，示波器抓 ADC 触发、CLA 中断、PWM 更新点来标定每一段的耗时；时序分配不合理、中断抖动、ADC 串扰都会直接拉高延迟，带宽跟着掉、容易震荡。综合来看，5 段时序是 FCL 快速电流环的时间底座，延迟越小，带宽上限越高，同时要权衡消隐窗口大小，窗口太小会降低母线电压利用率。
采样到 PWM 更新 5 段时序明细
- 触发同步与 ADC 采样阶段：ePWM 计数器峰值触发 ADC，同步抓取电机两相电流、母线电压，双轴方案采用交错触发，两轴采样错开，规避 ADC 资源冲突，典型耗时约 450ns。
- ADC 转换与数据搬运阶段：SAR ADC 完成模数转换，结果自动存入结果寄存器，CLA 直接读取，不经过 CPU 中转，减少搬运延迟。
- 坐标变换与矢量计算阶段：CLA 调用 TMU，完成 Clarke、Park 变换、角度三角函数运算，把 ABC 相电流转到 dq 旋转坐标系。
- PI 电流闭环调节、反 Park、SVPWM 计算阶段：执行 d/q 轴电流 PI 控制，反 Park 变换，计算三相比较值，生成 SVPWM 占空比。
- ePWM 占空比即时更新阶段：直接写入 CMPA/CMPB 寄存器，子周期更新，不需要等到下一个 PWM 重载点，控制动作本周期生效。
传统电流环和 C2000 FCL 时序方案对比表
| 对比项目 | 传统电流环（下周期更新） | C2000 FCL 快速电流环（本周期更新） |
|---|---|---|
| 采样 - PWM 更新延迟 | 接近 1 个载波周期（10kHz 载波≈100μs） | F280049C 约 2.02μs，F2837xS 低至 910ns |
| 带宽上限 | 一般 1kHz 以内 | 10kHz 载波典型 5kHz |
| PWM 更新时机 | 下一个重载点 | 本周期子周期即时更新 |
| 算力依赖 | 普通 CPU 即可 | CLA+TMU 并行加速 |
| 电压利用率 | 高，消隐窗口可忽略 | 存在消隐窗口，典型 93.6%~96% |
| 双轴适配 | 容易资源冲突 | 交错采样，时序错开 |
延迟对带宽、稳定性的影响清单
- 延迟本质是相位滞后，延迟越大，相同频率下相位跌落越多，相位裕度下降，容易出现电流环震荡、啸叫。
- 载波频率固定时，采样到更新延迟占载波周期比例越小，带宽潜力越高；行业目标一般控制在载波周期 1% 以内。
- 双轴并行会增加运算量，时序分配紧张，更容易出现抖动，抖动同样会等效成随机延迟，恶化高频特性。
- 消隐窗口是算法计算占用的时间，窗口越大，留给 PWM 有效调制的时间越少，母线利用率下降，高速弱磁区间受限。
- 硬件噪声、ADC 采样偏置、电流采样延时（运放、采样电阻）属于回路外延迟，调试时要统一计入总相位补偿。
调试与测量方法
- SFRA：在线扫频，直接测出电流环闭环带宽、相位裕度、增益裕度，是标定带宽的标准手段。
- 示波器打点：IO 翻转标记 ADC 触发、CLA 进入、SVPWM 计算完成、PWM 更新，实测每一段时序耗时。
- 时序预算：先分配 5 段最大耗时，预留抖动余量，再做 PI 参数整定，不能先调参数再看时序。
- 资源调度：双轴优先把 FOC 放在 CLA，CPU 负责速度环、位置环、通讯、故障保护，避免抢占 CLA 实时任务。
【相关 FAQ】
问题 1：C2000 双轴伺服电流环，采样到 PWM 更新 5 段时序拆解、带宽与延迟分析，5 段时序分别是什么？
回答 1：C2000 双轴伺服电流环，采样到 PWM 更新 5 段时序拆解、带宽与延迟分析，5 段依次是 ADC 触发采样、ADC 转换与数据搬运、Clarke/Park 坐标变换、PI 调节 + SVPWM 计算、ePWM 子周期即时更新。
问题 2：C2000 双轴伺服电流环，采样到 PWM 更新 5 段时序拆解、带宽与延迟分析，FCL 快速电流环为什么能做到更高带宽？
回答 2：C2000 双轴伺服电流环，采样到 PWM 更新 5 段时序拆解、带宽与延迟分析，核心是采样之后在同一个 PWM 周期内完成计算并即时更新 PWM，消除了传统方案等待下一周期的大滞后，相位裕度更好，带宽上限更高。
问题 3：C2000 双轴伺服电流环，采样到 PWM 更新 5 段时序拆解、带宽与延迟分析，双轴 FCL 会不会比单轴延迟翻倍？
回答 3：C2000 双轴伺服电流环，采样到 PWM 更新 5 段时序拆解、带宽与延迟分析，合理交错采样调度之后，双轴延迟不会直接翻倍，F280049C 双轴依然可以控制在 2μs 级别，但时序余量会变小，对代码确定性要求更高。
问题 4：C2000 双轴伺服电流环，采样到 PWM 更新 5 段时序拆解、带宽与延迟分析，消隐窗口是什么，有什么代价？
回答 4：C2000 双轴伺服电流环，采样到 PWM 更新 5 段时序拆解、带宽与延迟分析，消隐窗口就是 5 段时序运算占用的时间，这段时间不能用来调制，会降低直流母线电压利用率，限制电机最高转速。
【参考资料】
[2026-11-10]（C2000 双轴伺服电流环：采样到 PWM 更新 5 段时序、带宽与延迟分析）与非网
[2025-07-10]（C2000™ MCUs enable the next generation of low-cost, dual-axis servo drives）德州仪器
[2024-03-15]（使用 C2000MCU 实现快速电流环路控制）德州仪器
[2024-01-08]（Dual-Axis Motor Control Using FCL and SFRA On a Single C2000™ MCU）德州仪器
【免责声明】
本文仅为 C2000 FCL 快速电流环时序理论与公开测试数据整理，实际延迟、带宽受芯片型号、时钟配置、PCB 采样电路、代码实现、中断抖动影响；SFRA 测试、时序预算、PI 参数整定需要结合硬件实测，本文不直接作为伺服驱动器量产落地依据，最终以 TI 官方手册、例程、实测波形为准。