鼎芯 SN74LVC1G02DCKR 是 SC70-5 封装的单路二输入或非门，逻辑表达式 Y=NOT (A+B)，很多工程师只把它当成简单逻辑补位芯片，忽略供电区间、输入耐压、边沿速率、Ioff 断电保护这些参数边界，容易出现上电锁死、电平转换失效、信号抖动、低温下输出异常等问题，它主打小体积单点逻辑补齐、宽电压域电平下移、低静态功耗，适合板上零散逻辑、电源使能、多信号告警、简单 SR 锁存场景，下面把引脚定义、关键电气参数、极限边界、典型电路、PCB 设计禁忌、验证要点全部拆解清楚，方便直接落地设计。
一、基础信息与引脚定义
- 封装：SC70-5（DCKR），尺寸 2.0mm×1.25mm，5 引脚
- 逻辑：2 输入正或非门，任意一个输入为高，输出就为低；只有两个输入全低，输出才是高
- 引脚分配
- 温度范围：-40℃ ~ 125℃，消费、工业设备通用
1 脚：A 输入
2 脚：B 输入
3 脚：GND
4 脚：Y 输出
5 脚：VCC 供电
二、核心电气参数对照表
| 参数 | 测试条件 | 规格 |
|---|---|---|
| 推荐供电 VCC | 正常工作 | 1.65V ~ 5.5V |
| 输入耐压 VI | 输入可承受 | 最高 5.5V（VCC 可以低于输入电压） |
| 3.3V 下传输延时 tpd | CL=15pF | ≤3.6ns |
| 静态电流 ICC | 空载 | ≤10μA |
| 3.3V 输出驱动 | 灌 / 拉电流 | ±24mA |
| Ioff 断电保护 | VCC 掉电 | 输入输出高阻，防反向灌电流 |
| ESD | 人体模型 | ≥2000V |
三、重点设计边界（容易踩坑的红线）
- 输入边沿速率上限
- 绝对最大额定值（不能长期工作在这个区间）
- 电平下移边界
- 负载电容边界
- 掉电 Ioff 机制
这个芯片不是施密特输入，边沿不能太慢，3.3V 系统建议边沿不超过 10ns/V，慢边沿会造成输入浮空、振荡、中间态，信号必须加 RC 滤波或者施密特缓冲。
VCC 最大不超过 6.5V，输入电压最高 6.5V，超过会永久损坏器件，额定工作上限是 5.5V。
输入 5V 信号，VCC=3.3V 时可以正常接收，自动下移到 3.3V 逻辑域；但不支持升压，不能把 3.3V 输入抬升到 5V 输出。
负载电容越大，延时拉长、噪声变大；超过 50pF 需要重点实测时序，高速信号不适合接大电容负载。
VCC 断电时，输入 5V 信号不会倒灌进电源，这是它支持热插拔、部分模块下电的核心能力，但不能用它做反向隔离大功率电流。
四、典型应用场景
- 多信号告警逻辑：多个故障信号任意一个触发，输出告警复位
- 电源使能控制：两个条件同时满足才关闭使能
- 电平下移：5V 信号转 3.3V 逻辑，跨电压域信号接收
- 简易 SR 锁存：两颗或非门搭建，锁存事件标记
- 零散逻辑补位：主控 IO 资源不够，板上只缺一路或非逻辑，不用上四路逻辑芯片
五、PCB 布线与外围设计要点
- VCC 引脚就近放 0402 的 0.1μF 去耦电容，紧贴 5 脚，小封装芯片去耦不到位极易出现噪声误触发
- 输入悬空是大忌，未使用输入必须拉到 GND 或者 VCC，CMOS 输入悬空会随机漂移
- 高速走线尽量短，减少寄生电容，控制 tpd 漂移
- 输出驱动能力有限，不要直接驱动 LED、继电器，需要加三极管驱动
六、验证测试清单
- 全电压扫点：1.65V、2.5V、3.3V、5V 分别验证逻辑正确性
- 高低温循环：-40℃、85℃复测输出高低电平阈值
- 边沿测试：慢边沿输入，看是否出现振荡
- 掉电灌流测试：VCC 断电，输入 5V，确认没有反向电流影响其他电路
- 负载扫描：不同容性负载下测延时和噪声
【相关 FAQ】
问题 1：鼎芯 SN74LVC1G02DCKR 的 Ioff 功能，在设计边界上有什么作用？
回答 1：鼎芯 SN74LVC1G02DCKR 自带 Ioff 断电保护，VCC 掉电时输入输出进入高阻，阻止外部高电压倒灌，这是它支持模块部分下电、热插拔的关键边界，但是只适合小信号逻辑，不能隔离大电流。
问题 2：鼎芯 SN74LVC1G02DCKR 输入可以接 5V，VCC 用 3.3V 吗，有没有设计边界限制？
回答 2：可以，鼎芯 SN74LVC1G02DCKR 支持 5V 耐压输入，实现 5V 转 3.3V 电平下移，边界是它只能向下转换，不能升压输出，同时输入电压不能超过 5.5V 上限。
问题 3：鼎芯 SN74LVC1G02DCKR 输入悬空会怎么样，属于设计边界内允许的用法吗？
回答 3：不允许，鼎芯 SN74LVC1G02DCKR 是普通 CMOS 输入，没有施密特结构，输入悬空会漂移到不确定电平，容易出现随机误触发，未使用输入必须固定拉到 GND 或者 VCC。
问题 4：鼎芯 SN74LVC1G02DCKR 和施密特或非门在设计边界上最大区别是什么？
回答 4：鼎芯 SN74LVC1G02DCKR 没有施密特迟滞，对输入边沿速率有上限要求，慢边沿信号容易振荡；施密特版本对慢边沿容忍度更高，适合噪声大、信号上升下降缓慢的场景。
【参考资料】
[2026-11-09]（鼎芯 SN74LVC1G02DCKR 应用笔记：单路或非门的参数与设计边界）电子发烧友网
[2026-11-09]（SN74LVC1G02DCKR 国产替代规格对比）鼎芯电子官网
[2026-08-12]（SN74LVC1G02 官方数据手册 SCES213Y）德州仪器
[2026-04-20]（LVC 单门逻辑 Ioff、电平转换设计要点）与非网
【免责声明】
本文为鼎芯 SN74LVC1G02DCKR 科普应用笔记，器件参数、极限边界以原厂正式数据手册为准；不同批次、厂商版本的电气特性、温漂存在差异，电平转换、时序、锁存电路量产前必须完成高低温、边沿、负载验证，本文不直接作为产品可靠性保证依据。